Uma mudança aparentemente simples no tamanho de uma peça utilizada durante a fabricação de semicondutores pode ter consequências enormes para a próxima geração de chips de inteligência artificial.
A ASML e a TSMC anunciaram uma iniciativa conjunta para conduzir a indústria na transição para fotomáscaras de 12 polegadas, formato pensado para aproveitar melhor as máquinas de litografia High NA EUV, consideradas a geração mais avançada da tecnologia utilizada para imprimir circuitos microscópicos no silício.
A iniciativa foi formalizada em 7 de setembro, antes da conferência SPIE BACUS, e anunciada pelas companhias no dia seguinte.
Intel e Samsung também manifestaram apoio ao projeto.
Mas existe uma correção importante em relação à maneira como a notícia vem sendo resumida nas redes sociais:
o projeto não é simplesmente uma iniciativa para “adotar High NA EUV”.
O High NA EUV já existe e está entrando gradualmente na fabricação de chips.
A novidade é a criação de um esforço coordenado para desenvolver fotomáscaras maiores, capazes de eliminar uma das limitações importantes da primeira geração dessas máquinas.
Primeiro: o que é EUV?
Fabricar um processador moderno exige desenhar bilhões de transistores em uma pequena superfície de silício.
Isso é feito por meio de um processo chamado:
fotolitografia.
De forma extremamente simplificada, uma máquina utiliza luz para transferir padrões de uma máscara para o wafer.
Quanto menores os padrões que conseguimos imprimir, menores podem ser os componentes do chip.
É justamente aí que entra a:
EUV — Extreme Ultraviolet Lithography.
A tecnologia utiliza luz com comprimento de onda extremamente curto, permitindo fabricar estruturas minúsculas.
ASML ocupa uma posição única nesse mercado
A holandesa ASML é a única empresa do mundo que fornece comercialmente os equipamentos EUV utilizados na fabricação dos semicondutores mais avançados.
Essas máquinas estão entre os equipamentos industriais mais complexos já construídos.
Elas utilizam:
lasers extremamente potentes;
óptica de precisão;
sistemas de vácuo;
espelhos avançados;
controle de movimento em escala nanométrica;
e milhares de componentes trabalhando simultaneamente.
Uma única máquina pode custar centenas de milhões de dólares.
High NA é a próxima evolução
A geração tradicional de EUV utiliza abertura numérica de aproximadamente:
0,33 NA.
As máquinas High NA elevam esse número para:
0,55 NA.
Quanto maior a abertura numérica, maior a capacidade de resolução.
Isso permite imprimir estruturas ainda menores no wafer.
Em termos práticos, High NA EUV deverá ajudar fabricantes a continuar aumentando:
densidade de transistores;
desempenho;
eficiência energética.
É uma tecnologia considerada importante para gerações extremamente avançadas de semicondutores.
Só que existe um problema
As máquinas High NA conseguem imprimir estruturas menores.
Mas existe uma consequência de sua arquitetura óptica:
o campo de exposição fica menor.
Os sistemas High NA utilizam óptica anamórfica.
Isso faz com que, utilizando as atuais fotomáscaras de 6 polegadas, a área que pode ser impressa em uma única exposição seja aproximadamente metade daquela disponível nos sistemas EUV convencionais.
E isso cria um problema especialmente importante para chips grandes.
Chips de IA são enormes
Alguns dos processadores mais avançados utilizados em data centers são fisicamente muito grandes.
GPUs.
Aceleradores.
Processadores especializados.
Chips de rede.
Muitos ficam próximos do limite máximo de área que pode ser fabricada utilizando determinada técnica de exposição.
Com High NA EUV e as máscaras atuais, chips grandes podem precisar ser divididos em diferentes exposições.
Esse processo é conhecido como:
stitching.
Imagine imprimir uma imagem em duas folhas
É uma maneira simples de visualizar o problema.
Imagine que você precisa imprimir um pôster.
Sua impressora só aceita folhas pequenas.
Então imprime:
metade do pôster em uma folha;
metade em outra.
Depois precisa alinhar perfeitamente as duas partes.
Agora imagine fazer isso em escala nanométrica.
Qualquer desalinhamento pode prejudicar o circuito.
Além disso, cada exposição adicional consome tempo.
Em uma fábrica que processa milhares de wafers, isso afeta diretamente:
produtividade e custo.
A solução proposta: dobrar o tamanho da máscara
É justamente aqui que entra a iniciativa da ASML e da TSMC.
Hoje a indústria utiliza principalmente fotomáscaras de:
6 × 6 polegadas.
A proposta é desenvolver um novo formato de:
6 × 12 polegadas.
Por isso ele está sendo chamado, de maneira simplificada, de máscara de:
12 polegadas.
A área adicional permitiria que os sistemas High NA imprimissem campos maiores sem depender da mesma forma de stitching.
Isso pode aumentar a produtividade em até 40%
Segundo a ASML, a mudança para máscaras maiores poderá proporcionar aproximadamente:
40% de aumento de produtividade do scanner em determinados cenários.
Esse número é extremamente relevante.
Máquinas High NA custam algo na faixa de centenas de milhões de dólares.
Se uma fábrica consegue produzir significativamente mais wafers utilizando o mesmo equipamento, o impacto econômico pode ser enorme.
Não é apenas questão de fabricar chips menores.
É questão de:
fabricá-los mais rápido e com menor custo por chip.
É por isso que TSMC entrou no projeto
A TSMC é a maior fabricante terceirizada de semicondutores avançados do mundo.
Empresas como:
Nvidia;
Apple;
AMD;
Qualcomm;
e muitas outras
dependem de suas fábricas.
À medida que chips de IA crescem e os processos ficam menores, qualquer limitação da litografia pode afetar diretamente a economia da fabricação.
Por isso, TSMC possui enorme interesse em garantir que High NA seja economicamente competitivo.
TSMC agora coloca 2030 no calendário
Outra informação importante do anúncio é o cronograma.
A TSMC informou que pretende começar a utilizar High NA EUV em:
produção de alto volume de nós avançados a partir de 2030.
Isso representa uma sinalização relevante.
Durante algum tempo, a empresa vinha adotando uma postura relativamente cautelosa em relação ao High NA.
A razão era econômica.
Os sistemas EUV convencionais continuavam capazes de atender várias gerações de processos por meio de otimizações.
Agora existe uma indicação mais clara de quando a transição deverá ocorrer.
Isso não significa que TSMC esperará até 2030 para estudar High NA
A companhia já possui equipamentos High NA e realiza trabalhos de pesquisa e desenvolvimento.
A diferença é:
P&D não é produção em massa.
Uma fábrica pode passar anos testando:
materiais;
máscaras;
resists;
processos;
EDA;
metrologia;
rendimento.
Somente depois a tecnologia entra efetivamente em produção de grande volume.
Intel está mais adiantada
Nesse aspecto, a Intel possui uma posição interessante.
A companhia foi uma das primeiras grandes fabricantes a apostar agressivamente em High NA.
Instalou o primeiro sistema comercial EXE:5000 da ASML em 2024.
Desde então, aprofundou a utilização da tecnologia.
Segundo informações divulgadas pela própria ASML, a Intel já processou mais de:
1 milhão de wafers
envolvendo certificação de ferramentas, testes, pesquisa, desenvolvimento e produção.
Mais importante:
a Intel já utilizou High NA em camadas selecionadas de produtos comerciais.
Panther Lake marcou uma estreia importante
A ASML afirma que uma parcela dos processadores:
Intel Core Ultra Series 3 — Panther Lake
foi fabricada utilizando High NA EUV em determinadas camadas.
Isso representa uma das primeiras aplicações da tecnologia em produtos lógicos de alto volume.
Portanto, quando vemos a frase:
“Intel aderiu ao projeto”
é importante contextualizar.
A Intel não está começando agora sua relação com High NA.
Ela é uma das empresas pioneiras na adoção da tecnologia.
Samsung também entrou oficialmente na iniciativa
A Samsung anunciou simultaneamente a ampliação de sua colaboração com a ASML.
A empresa confirmou participação na iniciativa de máscaras de 12 polegadas.
E apresentou outro cronograma importante.
Pretende utilizar High NA EUV em:
fabricação futura de DRAM.
A expectativa indicada pela companhia coloca a adoção a partir de:
2028.
Isso mostra que High NA não será apenas para CPUs e GPUs
Quando pensamos em processos avançados, normalmente lembramos de:
processadores;
GPUs;
chips de smartphones.
Mas memória é igualmente importante.
Especialmente na era da inteligência artificial.
Modelos de IA precisam movimentar quantidades enormes de dados.
Isso transformou:
DRAM;
HBM;
e outras tecnologias de memória
em componentes estratégicos.
A corrida da IA está empurrando toda a indústria
A explosão da inteligência artificial está aumentando simultaneamente a demanda por:
GPUs;
aceleradores;
HBM;
CPUs;
networking;
chips ópticos;
memória;
armazenamento.
Isso coloca enorme pressão sobre fabricantes.
Quanto mais transistores puderem ser colocados em um chip e quanto mais eficiente for sua produção, maior a vantagem competitiva.
High NA EUV é uma das tecnologias que podem sustentar essa evolução.
Mas mudar a máscara não é simples
Pode parecer estranho que aumentar uma peça de 6 para 12 polegadas exija um esforço coordenado da indústria.
Mas uma fotomáscara não é simplesmente uma placa maior.
Todo o ecossistema precisa mudar.
Fabricantes precisam desenvolver:
substratos;
equipamentos de escrita de máscara;
películas protetoras;
sistemas de inspeção;
metrologia;
armazenamento;
transporte;
limpeza;
manuseio automatizado.
As próprias fábricas precisam ser adaptadas.
Software também precisa mudar
Existe ainda outra camada.
Ferramentas de:
EDA — Electronic Design Automation
precisam compreender o novo formato.
Designs precisam ser preparados corretamente.
Fluxos de fabricação precisam ser modificados.
Sistemas de inspeção precisam identificar defeitos em superfícies maiores.
Isso explica por que ASML e TSMC estão criando uma:
iniciativa industrial
e não simplesmente comprando máscaras maiores.
A mudança precisa virar padrão
Para funcionar economicamente, o formato precisa ser adotado por grande parte da cadeia.
Se apenas uma fabricante utilizar máscaras maiores, fornecedores terão pouco incentivo para desenvolver equipamentos específicos.
Mas se:
TSMC;
Samsung;
Intel;
ASML;
fabricantes de máscaras;
fornecedores de materiais;
empresas de EDA
convergirem para um padrão, o investimento passa a fazer sentido.
O cronograma mostra a complexidade
A meta é estabelecer uma:
linha-piloto de máscaras de 12 polegadas até 2031.
Depois:
sistemas de litografia totalmente preparados para produção avançada em 2033.
Ou seja, estamos falando de uma transformação planejada para a próxima década.
High NA começará a ser utilizado antes disso com máscaras atuais.
A máscara maior chega posteriormente para desbloquear todo o potencial econômico da arquitetura.
Essa distinção é fundamental
Existem, portanto, dois cronogramas acontecendo.
High NA EUV:
Intel — já utiliza em aplicações selecionadas;
Samsung — pretende adotar em DRAM a partir de 2028;
TSMC — prevê produção de alto volume a partir de 2030.
Máscaras de 12 polegadas:
linha-piloto — 2031;
preparação para produção avançada — 2033.
Misturar os dois cronogramas pode dar a impressão de que High NA somente começará em 2033.
Isso está incorreto.
ASML também precisa tornar High NA economicamente irresistível
Existe uma questão comercial importante.
High NA oferece melhor resolução.
Mas os equipamentos são extremamente caros.
Cada sistema pode custar aproximadamente:
US$ 350 milhões a US$ 400 milhões, dependendo da configuração e geração.
Para uma fabricante justificar esse investimento, a máquina precisa gerar benefícios suficientes em:
rendimento;
produtividade;
complexidade;
número de etapas;
custo por wafer.
Máscaras maiores podem melhorar essa equação.
Mais produtividade muda completamente o cálculo
Imagine uma máquina de US$ 400 milhões.
Se ela produz 100 unidades de trabalho por determinado período, existe um custo.
Se passa a produzir:
140
com o mesmo equipamento, a economia por unidade pode ser significativa.
Em fábricas de semicondutores que custam dezenas de bilhões de dólares, ganhos percentuais importam enormemente.
Existe ainda o problema dos chips gigantes
A inteligência artificial criou uma tendência curiosa.
Ao mesmo tempo em que transistores ficam menores, alguns chips ficam:
maiores.
GPUs e aceleradores de data center podem ocupar enormes áreas do retículo.
Isso acontece porque modelos de IA exigem quantidades gigantescas de:
computação;
memória;
interconexão.
Quanto maior o chip, mais relevante fica o tamanho do campo de exposição.
Nvidia e Google aparecem justamente nesse contexto
Segundo informações apresentadas pela ASML, uma das motivações para máscaras maiores é permitir que High NA seja adequado a grandes chips de data center, como aqueles desenvolvidos por empresas como:
Nvidia
e
Google.
Isso não significa que essas empresas tenham anunciado imediatamente que seus próximos chips serão fabricados com o novo formato.
Significa que o padrão está sendo pensado para atender a classe de chips extremamente grandes utilizados em infraestrutura de IA.
A Lei de Moore depende cada vez mais de máquinas extraordinárias
Durante décadas, a indústria conseguiu colocar mais transistores em chips seguindo aproximadamente a trajetória conhecida como:
Lei de Moore.
Mas continuar reduzindo estruturas ficou extraordinariamente difícil.
Cada nova geração exige avanços simultâneos em:
litografia;
materiais;
transistores;
empacotamento;
design;
software.
High NA EUV é uma das tecnologias que tentam prolongar essa trajetória.
A máquina está virando quase tão estratégica quanto o chip
A posição da ASML ilustra isso.
Empresas como Nvidia podem projetar chips extraordinários.
TSMC pode possuir fábricas avançadas.
Mas sem equipamentos capazes de imprimir as estruturas necessárias, o design não vira silício.
É por isso que ASML se tornou uma das empresas tecnologicamente mais estratégicas do planeta.
E também uma peça da disputa geopolítica
A litografia avançada está no centro das restrições tecnológicas envolvendo:
Estados Unidos;
China;
Europa;
Taiwan;
Japão;
Coreia do Sul.
Equipamentos EUV não são exportados para a China devido às restrições existentes.
Isso cria uma divisão tecnológica importante.
Enquanto TSMC, Intel e Samsung avançam para High NA, fabricantes chinesas precisam desenvolver caminhos alternativos ou tentar criar suas próprias tecnologias.
A diferença pode aumentar
Se High NA permitir:
mais densidade;
melhor eficiência;
menos etapas de fabricação;
chips maiores;
e melhor produtividade,
o acesso a essa tecnologia poderá influenciar significativamente a competitividade das próximas gerações.
Isso explica por que litografia deixou de ser apenas um assunto técnico.
Virou questão:
econômica, industrial e geopolítica.
A notícia da imagem está correta, mas simplifica o projeto
A publicação afirma que:
ASML e TSMC lançaram uma iniciativa para litografia High NA EUV e Intel e Samsung aderiram.
A essência está correta.
Mas uma descrição tecnicamente mais precisa seria:
ASML e TSMC lançaram uma iniciativa industrial para desenvolver e padronizar fotomáscaras maiores de 12 polegadas, destinadas a maximizar o potencial da litografia High NA EUV. Samsung aderiu formalmente e Intel apoia a evolução do formato, além de já ser pioneira na utilização de High NA.
Essa diferença importa.
Porque a grande novidade não é simplesmente que as maiores fabricantes decidiram usar High NA.
É que elas começaram a preparar juntas uma mudança de infraestrutura que poderá acompanhar a fabricação dos chips mais avançados da próxima década.
Uma máscara duas vezes maior para fabricar estruturas cada vez menores
Existe algo quase contraditório nessa história.
Para fabricar componentes cada vez menores, a indústria precisa agora de uma máscara:
maior.
Mas é exatamente isso que mostra o nível de complexidade atingido pela fabricação de semicondutores.
Estamos entrando em uma era em que avançar alguns nanômetros exige coordenar:
fabricantes de chips;
fabricantes de máquinas;
óptica;
química;
software;
materiais;
metrologia;
máscaras;
e cadeias globais inteiras.
A iniciativa liderada por ASML e TSMC é mais um sinal de que High NA EUV está deixando a fase puramente experimental e entrando no planejamento industrial das maiores fabricantes do planeta.
Samsung mira 2028.
TSMC aponta para 2030.
Intel já começou.
E a indústria prepara para 2031 e 2033 a infraestrutura que permitirá explorar ainda mais a tecnologia.
Na corrida pelos chips que alimentarão a próxima geração da inteligência artificial, até o tamanho da máscara virou uma decisão estratégica.
